Intel demonstruje układ Larrabee przełamujący barierę jednego teraflopsa

Strona głównaIntel demonstruje układ Larrabee przełamujący barierę jednego teraflopsa
18.11.2009 15:40
Intel demonstruje układ Larrabee przełamujący barierę jednego teraflopsa
Źródło zdjęć: © heise-online.pl

Podczas inauguracji konferencji SC09 (Supercomputing Conference) w Portland przedstawiciel Intela Justin Rattner zaprezentował układ Larrabee, który po podkręceniu (overclocking) wykonywał operacje mnożenia macierzy z pojedynczą precyzją (SGEMM) z prędkością nieznacznie przekraczającą granicę jednego teraflopsa.

Choć konkurenci z branży GPU mogą się pochwalić o wiele lepszymi teoretycznymi osiągami, to rzeczywisty (mierzalny) współczynnik SGEMM ich układów graficznych wypada często znacznie poniżej tej wartości (np. Nvidia Tesla C106. osiąga około 320 gigaflopsów). Co prawda przyszła generacja procesorów Nvidii na bazie architektury Fermi będzie co najmniej dwukrotnie szybsza, a aktualne karty ATI z obsługą Direct X11 i teoretyczną mocą 2,72 teraflopsa już teraz przełamują barierę jednego teraflopsa, ale tylko w wersji z dwoma jednostkami GPU takimi jak choćby Radeon 5870x2. W normalnym trybie pracy stała moc obliczeniowa prototypu Larrebee wynosi już tylko 417 gigaflopsów, a maksymalna 712 gigaflopsów.

288767976134686867
Źródło zdjęć: © Przetaktowany Larrabee osiągnął na krótko 100. gigaflopsów (fot. heise-online.pl)

W ostatnim czasie wokół Larrabee zrobiło się cicho; Intel w ogóle nie wspomniał o nim nawet podczas nieoficjalnego spotkania HPC User, które odbyło się dwa dni przedkonferencją SC09. Rattner wyjaśnił jednak, że Intel musi się trzymać harmonogramu prac. Wskazał jednocześnie na newralgiczny punkt w konkurencyjnych GPU, w przypadku których dane muszą być mozolnie transferowane z pamięci głównej do pamięci karty i na odwrót. Dzięki ujednoliconemu, wirtualnemu modelowi pamięci (M-Y-O) produkt Intela działa pod tym względem o wiele lepiej – aczkolwiek rzeczywistą efektywność Larrebee osiągnie dopiero wtedy, gdy będzie sprzęgany nie przez magistralę PCI Express, lecz bezpośrednio interfejsem QPI.

Ponadto Rattner zademonstrował przewidziany na pierwsze półrocze 2010 roku procesor Nehalem-EX z ośmioma rdzeniami. Specjalnie dla rynku HPC ma zostać przygotowany jego wariant z zaledwie sześcioma aktywnymi rdzeniami i wyższą częstotliwością taktowania.

Udostępnij:
Wybrane dla Ciebie
Komentarze (27)